ALTERA CYCLONE LI EP2C5T144 FPGA

 

Los FPGA (del inglés Field-Programmable Gate Array o en español Matriz de Puertas Programables en Campo) son dispositivos electrónicos programables basados en una matriz de bloques lógicos cuya interconexión y funcionalidad puede ser configurada por el usuario mediante un lenguaje de descripción especializado (como VHDL y Verilog). La lógica digital programable permite el diseño e implementación rápida de sistemas digitales tan sencillos como compuertas lógicas hasta complejos procesadores. Una de sus principales ventajas diferenciales frente a los clásicos microcontroladores (de lógica secuencial) es su capacidad de implementación de lógica paralela verdadera, que es especialmente útil en procesamiento de imágenes/vídeo, inteligencia artificial y criptografía.

La razón por la cual los FPGAs y CPLDs no son tan populares como los microcontroladores convencionales es que el nuevo lenguaje de programación (Verilog Code o VHDL) unido con un paradigma completamente nuevo de programación y una arquitectura diferente a la que estamos acostumbrados tienden a alejarnos de estos dispositivos, por eso hemos elegido esta tarjeta que tiene disponible una gran cantidad de documentación así como un excelente tutorial para empezar a usarlo sin mayores dificultades. La tarjeta FPGA permite desarrollar proyectos como: control con compuertas lógicas, máquinas de estados, procesamiento de señales serial y paralelo real, cálculos matemáticos, emulación de procesadores y más.

BIBLIOGRAFIA

Tarjeta FPGA Altera Cyclone II EP2C5T144. (s. f.). Naylamp Mechatronics - Perú. https://naylampmechatronics.com/cpld-y-fpga/531-tarjeta-fpga-altera-cyclone-ii-ep2c5t144.html

Comentarios

Publicar un comentario

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Imagen
   JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y col...
Leer más

Función "rising_edge" para VHDL

Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
Leer más

Señal del reloj en VHDL

En los sistemas digitales el reloj es el elemento que marca el sincronismo entre todos los elementos del circuito. Cada vez que hay un cambio, normalmente de 0 a 1, del reloj, los elementos de memoria, llamados biestables o flip-flops se cargan con los nuevos datos calculados durante el periodo transcurrido entre el cambio anterior y el actual. El tiempo que tarde la señal en llegar de su origen a su destino entre dos pulsaciones de este corazón eléctrico, lo denominamos el  camino crítico del circuito , y es la velocidad máxima a la que puede latir el reloj, ya que si fuera más rápido las señales no serían estables a las entradas de los flips-flops y el circuito comenzaría a dar resultados erróneos. library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity clk_div is generic (divider : integer range 0 to 1023); port ( clk_i : in std_logic; clk_o : out std_logic Bibliografía: vhdl_es. (2019, 5 de febrero).  Dividir el reloj en una FPGA - VHDL.es . VHDL.es....
Leer más