Tarjeta de programación Spartan

FERNANDO DANIEL GARCÍA MOTA 


El FPGA XC6SLX9 Spartan  es un dispositivo compuesto por una serie de bloques lógicos(puertas, registros, memorias, flip/flops,etc) programables, por lo cual la interconexión entre estos bloques y su funcionalidad no viene predefinida sino que se puede programar y reprogramar.

El Mojo V3 FPGA utiliza la lógica optimizada Spartan  (LX9) y el alto rendimiento del procesador ATmega32U4. El ATmega32U4 viene con un bootloader USB (DFU) que le permitirá instalar futuras actualizaciones del firmware sin tener que comprar un programador. 

Una vez que la placa está encendida, el ATmega32U4 configura el FPGA desde la memoria flash. Después de que el FPGA se haya configurado correctamente, el ATmega32U4 entra en modo esclavo. Esto permite que sus diseños de FPGA hablen con el microcontrolador; dándole así acceso al puerto serie y a las entradas analógicas, otra ventaja de la misma es la compatibilidad de programación con IDE de Arduino.

Lo que separa este FPGA de los otros es la facilidad de uso y los tutoriales completos que el Micro incorporado proporciona (que se pueden encontrar a continuación). El objetivo es levantarte y correr con una FPGA lo más fácil posible.

La tarjeta de desarrollo FPGA es la manera de más adecuada y sencilla de empezar tus desarrollos y proyectos con FPGA. A diferencia de los procesadores, los FPGA´s llevan a cabo diferentes operaciones de manera paralela, por lo que éstas no necesitan competir por los mismos recursos. Cada tarea de procesos independientes se asigna a una sección dedicada del chip, y puede ejecutarse de manera autónoma sin ser afectada por otros bloques de lógica. Como resultado, el rendimiento de una parte de la aplicación no se ve afectado cuando se agregan otros procesos.

La versión Mojo V3 presenta un puerto USB más robusto que el de la versión V2, algunos cambios estéticos y un microcontrolador actualizado con memoria adicional para agregar tu propio código

A diferencia de otras versiones en donde los FPGA su almacenamiento era en RAM lo que significaba que una vez que pierden energía pierden su configuración, esta versión de FPGA Sparta 6 incluye memoria flash para almacenar el archivo de configuración.

BIBLIOGRAFIA 

FPGA XC6SLX9 Spartan 6 Mojo V3 - UNIT Electronics. (s. f.). UNIT Electronics. https://uelectronics.com/producto/fpga-xc6slx9-spartan-6-v3-mojo/


Comentarios

Publicar un comentario

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Imagen
   JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y col...
Leer más

Función "rising_edge" para VHDL

Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
Leer más

Señal del reloj en VHDL

En los sistemas digitales el reloj es el elemento que marca el sincronismo entre todos los elementos del circuito. Cada vez que hay un cambio, normalmente de 0 a 1, del reloj, los elementos de memoria, llamados biestables o flip-flops se cargan con los nuevos datos calculados durante el periodo transcurrido entre el cambio anterior y el actual. El tiempo que tarde la señal en llegar de su origen a su destino entre dos pulsaciones de este corazón eléctrico, lo denominamos el  camino crítico del circuito , y es la velocidad máxima a la que puede latir el reloj, ya que si fuera más rápido las señales no serían estables a las entradas de los flips-flops y el circuito comenzaría a dar resultados erróneos. library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity clk_div is generic (divider : integer range 0 to 1023); port ( clk_i : in std_logic; clk_o : out std_logic Bibliografía: vhdl_es. (2019, 5 de febrero).  Dividir el reloj en una FPGA - VHDL.es . VHDL.es....
Leer más