Biestable y Flip-Flops

 Los elementos de almacenamiento que se emplean en circuitos secuenciales asíncronos reciben el nombre de biestables o latch (candados, seguros o cerrojos), los cuales son dispositivos de almacenamiento de un bit que puede cambiar su valor independiente de una señal de reloj. 

El candado SR es un circuito de dos compuertas NAND o dos compuertas NOR acopladas en cruz y cuyo funcionamiento está definido por una tabla de funciones:



Tiene dos entradas rotulados S por inicialización y R por reinicialización. El candado SR tiene dos estados útiles. Cuando la salida Q = 1 y /Q = 0 se dice que está en el estado de inicialización. Cuando Q = 0 y /Q = 1, está en el estado de reinicialización. Las salidas Q y /Q son normalmente complementos mutuos. Un estado indefinido se presenta cuando ambas salidas son iguales a 1. Esto ocurre cuando ambas entradas son iguales a 0 al mismo tiempo.

En condiciones normales, ambas entradas del candado permanecen en 1 a menos que tenga que cambiarse de estado. La aplicación de un 0 momentáneo en la entrada S hace que el candado pase al estado de inicialización. La entrada S debe regresar a 1 antes de que puedan ocurrir otros cambios. 

Cuando ambas entradas están en el valor 1 es posible cambiar al estado de reinicialización aplicando momentáneamente un 0 a la entrada R. Después se puede cambiar R a 1 y el circuito se mantiene en el estado de reinicialización. En consecuencia, cuando las entradas S y R son iguales a 1, el candado puede encontrarse en el estado de inicialización o reinicialización, dependiendo de que entrada haya sido 0 antes del cambio. 

BIBLIOGRAFIA

Circuitos Biestable. sistemas secuenciales y combinatorio

http://www.itq.edu.mx/carreras/IngElectronica/archivos_contenido/Apuntes%20de%20materias/Apuntes_Log_Sec_Comb/Sesion_12_LSC.pdf 

Comentarios

Publicar un comentario

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Imagen
   JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y col...
Leer más

Función "rising_edge" para VHDL

Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
Leer más

Señal del reloj en VHDL

En los sistemas digitales el reloj es el elemento que marca el sincronismo entre todos los elementos del circuito. Cada vez que hay un cambio, normalmente de 0 a 1, del reloj, los elementos de memoria, llamados biestables o flip-flops se cargan con los nuevos datos calculados durante el periodo transcurrido entre el cambio anterior y el actual. El tiempo que tarde la señal en llegar de su origen a su destino entre dos pulsaciones de este corazón eléctrico, lo denominamos el  camino crítico del circuito , y es la velocidad máxima a la que puede latir el reloj, ya que si fuera más rápido las señales no serían estables a las entradas de los flips-flops y el circuito comenzaría a dar resultados erróneos. library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity clk_div is generic (divider : integer range 0 to 1023); port ( clk_i : in std_logic; clk_o : out std_logic Bibliografía: vhdl_es. (2019, 5 de febrero).  Dividir el reloj en una FPGA - VHDL.es . VHDL.es....
Leer más