SUMADOR DE UN BIT

 El sumador completo de 1 bit

Un sumador completo es un circuito combi nacional que forma la suma aritmética de tres bits. Tiene tres entradas y dos salidas. Dos de las variables de entrada, denotadas por A y B, representan los dos bits que se sumarán. La tercera entrada C_IN representa el acarreo de la posición significativa inmediata inferior. Se requieren de dos salidas porque la suma aritmética de tres dígitos binarios puede tener valores de salida entre 0 y 3y el número 2 o 3 binario requieren de 2 dígitos. Las dos salidas se denominan Suma y Acarreo. La variable binaria “Suma” da el valor del bit menos significativo de la suma. La variable binaria “Acarreo” da el acarreo de la salida, Como en todos los casos que se está viendo una función es más sencillo apreciar el funcionamiento mostrando la función en una tabla de verdad.














Comentarios

Publicar un comentario

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Imagen
   JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y columnas en las que en
Leer más

Función "rising_edge" para VHDL

Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
Leer más

Integer en VHDL

Imagen
Una cuestión sobre la que surgen muchas dudas al aprender VHDL es el uso de valores enteros (integer) frente a los vectores de bits clásicos o   std_logic_vector . Esto es debido a que un diseño digital trabaja internamente únicamente con bits, por lo que cualquier otro tipo de datos que utilicemos sera una abstracción que luego será traducida a vectores de bits. Es por tanto imprescindible comprender el significado de cada tipo de datos y saber cómo se realiza la conversión desde los mismos a bits y viceversa. El tipo de datos básico en VHDL es el  std_logic  y el  std_logic_vector  que representan uno o varios bits. El significado que tendrán estos bits dependerá de nuestro diseño y de las librerías que utilicemos. Por ejemplo si utilizamos la librería  ieee.numeric_std  luego podremos declarar si los valores utilizamos son números con signo o sin signo de la siguiente forma: Para declarar un tipo integer tenemos que definir el rango en el que está definido. Si no lo hacemos estaremo
Leer más