Convertidor A/D con contadores.

Convertidor con rampa en escalera. Se usa le circuito mas sencillo de los conversores A/D y consta de los elementos reflejados. 

 http://www.ifent.org/lecciones/digitales/secuenciales/converta_d.htm

Comentarios

Publicar un comentario

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Imagen
   JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y col...
Leer más

Función "rising_edge" para VHDL

Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
Leer más

Tabla de transición o excitacion

Imagen
 La tabla de excitación resume el funcionamiento lógico de un dispositivo con memoria. Se trata sencillamente de la tabla de estados que marca cuál será su transición futura – siguiente estado-, teniendo en cuenta el estado presente y el valor de las entradas de excitación en ese instante. Las columnas S y R marcan las entradas que tiene el latch cuando se hace la transición del estado actual Q al estado siguiente Q*. Asimismo, pasando el contenido de la tabla de excitación a un mapa K, podemos obtener la expresión lógica para Q*, denominada ecuación característica del latch SR. BIBLIOGRAFIA. Tabla de transición o excitación. Señales digitales-analógicas https://ocw.ehu.eus/pluginfile.php/42742/mod_page/content/1/Tema_6/6_4.pdf 
Leer más