Convertir "integer" a "std_logic_vector"

Si estamos trabajando con integer, muchas veces será necesario traducirlos al tipo base std_logic_vector o traducir desde el tipo base a integer. En ese caso VHDL proporciona en las librerías funciones de conversión, a través de la librería numeric_std.


O en el caso contrario:



En este último ejemplo se puede ver como al pasar el valor a entero, tenemos que indicar si el vector es un número con signo o sin él para poder interpretarlo correctamente.

Comentarios

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Función "rising_edge" para VHDL

¿Qué es un microprocesador o MPU?