Esquemático en Xilinx

• Seleccionar Project → New Source 

• Seleccionar Schematic como tipo de fuente 

• En File Name le damos el nombre al diseño 

• Se presiona Siguiente 

• Se presiona Finalizar para concluir


Se abre entonces la ventana derecha correspondiente al editor de esquemáticos, y los menús izquierdos cambian. En el superior aparece una nueva pestaña llamada Symbols que contiene la biblioteca de diseño de Xilinx. En el inferior aparecen las opciones disponibles de la acción que estemos realizando en cada momento.

Componentes 
Lo primero será fijar las puertas necesarias para la realización del circuito. En el menú de la parte izquierda superior de la herramienta puede verse una parte llamada Categories, donde se muestra una clasificación de las distintas categorías de componen tes. Seleccionando cualquiera de ellas puede verse en la ventana inmediatamente inferior, Symbols, las puertas y componentes que forman la categoría seleccionada. Si se selecciona All symbols podrá tenerse un listado de todos los componentes pertenecientes a la biblioteca de componentes



Conexionado

El siguiente paso será realizar las uniones entre las distintas puertas. Ello puede hacerse desde el menú principal del editor de esquemáticos: Add →Wire. Tendremos que pulsar con el botón izquierdo del ratón los dos extremos para que queden unidos por un cable Si queremos unir una entrada o salida de un componente y dejar el otro lado del cable “al aire” tendremos que hacer un doble click con el botón izquierdo del ratón para indicar que el extremo final va suelto El aspecto que ofrece el circuito en este momento, y tras hacer un zoom para tener una mejor visión. Se añade, para mejor comprensión, y utilizando flechas auxiliares (que no forman parte del diseño) a qué entrada o salida corresponde cada cable




El siguiente paso será identificar la dirección de cada señal, esto es, si corresponde a una entrada o a una salida Para añadir terminales de entrada/salida: Add →I/O Marker. En el menú inferior izquierdo hay que indicar si es un terminal de entrada, de salida o bidireccional. Comenzaremos con las entradas, con lo que seleccionaremos input. El cursor se transforma en un símbolo de terminal de entrada que habrá que arrastrar hasta el punto final de alguna de las entradas, que hemos nombrado previamente, y pinchar con el botón izquierdo del ratón. Veremos que el símbolo de entrada engloba a la letra correspondiente, fijándola como terminal de entrada: 


Terminales de entrada/salida 

Tras repetir la operación para el resto de entradas y para la salida (seleccionando previamente Output en el mismo menú) el aspecto del esquemático del circuito se muestra en la figura

Bibliografía:
Holgado, S. (2006). Tutorial Tutorial Xilinx-ISE Manejo b Manejo básico. UAM. http://arantxa.ii.uam.es/~cedeps/Tutorial_ISE_Esqu.pdf







Comentarios

Publicar un comentario

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Imagen
   JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y columnas en las que en
Leer más

Función "rising_edge" para VHDL

Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
Leer más

Señal del reloj en VHDL

En los sistemas digitales el reloj es el elemento que marca el sincronismo entre todos los elementos del circuito. Cada vez que hay un cambio, normalmente de 0 a 1, del reloj, los elementos de memoria, llamados biestables o flip-flops se cargan con los nuevos datos calculados durante el periodo transcurrido entre el cambio anterior y el actual. El tiempo que tarde la señal en llegar de su origen a su destino entre dos pulsaciones de este corazón eléctrico, lo denominamos el  camino crítico del circuito , y es la velocidad máxima a la que puede latir el reloj, ya que si fuera más rápido las señales no serían estables a las entradas de los flips-flops y el circuito comenzaría a dar resultados erróneos. library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity clk_div is generic (divider : integer range 0 to 1023); port ( clk_i : in std_logic; clk_o : out std_logic Bibliografía: vhdl_es. (2019, 5 de febrero).  Dividir el reloj en una FPGA - VHDL.es . VHDL.es.  https://v
Leer más