Módulos PWM

 

Módulos PWM
Cada módulo PWM tiene cuatro modos de funcionamiento seleccionables: estándar, ajuste por coincidencia (set-on-match), conmutación por coincidencia (toggleon- match) y alineado en el centro. El modo estándar genera una forma de onda PWM monofásica que se construye por comparación y haciendo coincidir el valor del contador PWM con los registros de fase, período y ciclo de trabajo de 16 bit. En caso de coincidencia del registro de recuento de fase, se inicia el ciclo de trabajo. El fin del ciclo de trabajo se produce cuando coincide con el registro de recuento del ciclo de trabajo. El modo de ajuste por coincidencia genera una salida cuando el registro de recuento de fase coincide con el temporizador PWM. Esta salida permanecerá en activo hasta que se borre el bit de salida o se deshabilite el módulo PWM. El modo de conmutación por coincidencia produce una forma de onda PWM con un ciclo de trabajo del 50% y un período equivalente al doble del modo PWM estándar. Los registros de recuento de fase determinan el número de períodos del temporizador PWM tras un período antes de que varíe la forma de onda PWM. El modo alineado en el centro genera una forma de onda PWM centrada en el período de PWM. El período equivale al doble de los registros de recuento PWMx- PR. En este modo, el temporizador de PWM contará hasta que haya una coincidencia con los registros PWMxPR y a continuación contará en sentido inverso hasta que el valor coincida en 0. El flanco activo de subida y baja de la forma de onda PWM se determina por medio de los registros de recuento del ciclo de trabajo.
 
Módulo de offset
Además de estos modos PWM, cada módulo PWM también tiene cuatro modos de offset que pueden introducir un offset en su forma de onda en relación a cualquier otro módulo PWM del mismo dispositivo. Los modos son: funcionamiento independiente; funcionamiento esclavo con inicio síncrono; esclavo con un solo disparo e inicio síncrono; y funcionamiento continuo con inicio síncrono y reinicio del temporizador. En modo de funcionamiento independiente, el offset, la fase, el ciclo de trabajo y el período de PWM no se ven afectados por ninguno de los otros módulos PWM. En este modo, el PWM seguirá funcionando continuamente mientras esté habilitado. En modo de funcionamiento esclavo con modo de inicio síncrono es necesario tener activos como mínimo dos o más módulos PWM, permitiendo así la existencia de un par maestro-esclavo. En este modo, el esclavo esperará hasta que el offset del maestro se iguale para empezar a contar y seguirá contando mientras esté habilitado. De forma muy parecida al modo de funcionamiento esclavo síncrono, el modo esclavo con un solo disparo e inicio síncrono también exige más de un PWM activo: uno maestro y el otro esclavo. En este modo, el temporizador empieza a contar, empezando por un valor preconfigurado en el temporizador y lo hace hasta que llega a una coincidencia. Entonces el temporizador del PWM espera una coincidencia con el valor de offset del maestro antes de repetir el ciclo. En el modo de funcionamiento esclavo continuo con inicio síncrono y reinicio del temporizador, el temporizador del PWM esclavo no empieza a contar hasta la primera coincidencia de offset del maestro. Las posteriores coincidencias del offset del maestro reiniciarán el valor del temporizador del PWM de nuevo a 1, tras lo cual seguirán contando
 
Conclusión
Como hemos visto, el PWM de 16 bit de alta precisión disponible en varios dispositivos PIC16 de Microchip, como el PIC16F1574, ofrece funciones avanzadas que se suman a las que incorporan los módulos PWM estándar.

Referencia: 

Módulos PWM de alta precisión que ofrecen funciones avanzadas | Revista Española de Electrónica. (s. f.). Revista Española de Electrónica | Todas las noticias de electrónica actualizadas a diario. https://www.redeweb.com/articulos/instrumentacion/modulos-pwm-de-alta-precision-que-ofrecen-funciones-avanzadas/

Comentarios

Publicar un comentario

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Imagen
   JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y col...
Leer más

Función "rising_edge" para VHDL

Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
Leer más

Señal del reloj en VHDL

En los sistemas digitales el reloj es el elemento que marca el sincronismo entre todos los elementos del circuito. Cada vez que hay un cambio, normalmente de 0 a 1, del reloj, los elementos de memoria, llamados biestables o flip-flops se cargan con los nuevos datos calculados durante el periodo transcurrido entre el cambio anterior y el actual. El tiempo que tarde la señal en llegar de su origen a su destino entre dos pulsaciones de este corazón eléctrico, lo denominamos el  camino crítico del circuito , y es la velocidad máxima a la que puede latir el reloj, ya que si fuera más rápido las señales no serían estables a las entradas de los flips-flops y el circuito comenzaría a dar resultados erróneos. library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity clk_div is generic (divider : integer range 0 to 1023); port ( clk_i : in std_logic; clk_o : out std_logic Bibliografía: vhdl_es. (2019, 5 de febrero).  Dividir el reloj en una FPGA - VHDL.es . VHDL.es....
Leer más