Protocolo de comunicación RS232

El protocolo RS-232, es el método por defecto para hablar con los dispositivos Alicat. Además de RS-232, puede configurar su instrumento con protocolos RS-485, Profibus, ModBus RTU, DeviceNet y Ethernet IP. Sin embargo, para la mayoría de nuestros clientes, el estándar de comunicación RS-232C seguirá siendo el método ideal para ordenar y leer los dispositivos Alicat.

Una de las principales razones por las que el RS-232 ha sobrevivido durante más de cinco décadas es que se trata de una señal útil, pero de bajo nivel y rudimentaria, con unas directrices operativas bastante flexibles.

Los ‘datos’ que se envían a través de las líneas RS232 son simplemente impulsos de tensión positivos (+) y negativos (-) relativos a una referencia de tierra. Un grupo de pulsos +/- enviados por un dispositivo son cuidadosamente cronometrados por el dispositivo receptor y decodificados en lo que los ajustes de hardware consideran paquetes de bits de datos. En otras palabras, la norma RS-232 sólo define un marco eléctrico general relativamente flexible para transmitir y recibir impulsos eléctricos. Lo que uno hace con todos estos pulsos depende en última instancia del hardware conectado. Cosas como la codificación de caracteres, el espaciado, los bits de inicio, los bits de parada, el orden de bits, la detección de errores, la velocidad de transmisión de bits, etc. no son responsabilidad del ámbito RS-232 y son establecidas por los circuitos conectados del usuario, normalmente en forma de un puerto de comunicación serial y sus chips y transistores asociados.


El trabajo del puerto COM es dar sentido a los pulsos en nombre del ordenador o periférico conectado. Para referencia, un sistema RS-232 debe transmitir de un dispositivo (enviado en su pin Tx), a un dispositivo receptor (recibiendo en su pin Rx) y viceversa.

El único pin que está conectado directamente es el conector de tierra, lo que da a ambos extremos un punto de referencia común para medir los impulsos. Cada controlador RS-232 utiliza lógica de inversión y emplea un solo terminal, voltaje de salida bipolar para alimentar a un UART (Receptor/Transmisor Asíncrono Universal). Debido a que el sistema tiene tres cables y dos canales de comunicación distintos, se considera un sistema “Full Duplex”. Los datos pueden transmitirse al mismo tiempo que se reciben.



Referencias:


Jenkins, A. (s. f.). El protocolo de comunicación RS-232 y su instrumento Alicat | Alicat Español. Alicat Español. https://www.alicat.com/es/el-protocolo-de-comunicacion-rs-232-y-su-instrumento-alicat/







Comentarios

Publicar un comentario

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Imagen
   JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y col...
Leer más

Función "rising_edge" para VHDL

Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
Leer más

Señal del reloj en VHDL

En los sistemas digitales el reloj es el elemento que marca el sincronismo entre todos los elementos del circuito. Cada vez que hay un cambio, normalmente de 0 a 1, del reloj, los elementos de memoria, llamados biestables o flip-flops se cargan con los nuevos datos calculados durante el periodo transcurrido entre el cambio anterior y el actual. El tiempo que tarde la señal en llegar de su origen a su destino entre dos pulsaciones de este corazón eléctrico, lo denominamos el  camino crítico del circuito , y es la velocidad máxima a la que puede latir el reloj, ya que si fuera más rápido las señales no serían estables a las entradas de los flips-flops y el circuito comenzaría a dar resultados erróneos. library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity clk_div is generic (divider : integer range 0 to 1023); port ( clk_i : in std_logic; clk_o : out std_logic Bibliografía: vhdl_es. (2019, 5 de febrero).  Dividir el reloj en una FPGA - VHDL.es . VHDL.es....
Leer más