CMOS

  Sánchez Cruz Brandon

¿Qué es CMOS? (Complementary Metal-Oxide-Semiconductor)



Traducido al español, el semiconductor complementario de óxido metálico utiliza un conjunto de transistores para que conseguir mantener un mínimo de corriente a la placa base cuando el ordenador se apaga. Este elemento soluciona un problema: la desconfiguración de la BIOS tras apagar el PC.
Suele haber confusión con la batería CMOS y la memoria CMOS. La primera es una simple pila que está conectada a la placa base para suministrar un poco energía a ésta cuando el ordenador está apagado. Se conoce como una batería CR2032 y tiene una vida útil de hasta 10 años. Ésta puede reducirse, obligándonos a reemplazarla. Los síntomas de una batería agotada son:

  • Pérdida de configuración de BIOS.
  • Fecha desactualizada.
  • Pantalla negra con texto que diga «CMOS BATTERY LOW».

La segunda  es una especie de pequeña memoria que almacena las configuraciones de la BIOS de nuestra placa base. No sólo sirve para guardar el overclock que hemos hecho, sino para mantener los valores de hora y fecha correctos. De lo contrario, si apagamos el ordenador, lo encendemos y accedemos a la BIOS veremos que está desconfigurada, como su fecha y hora desactualizadas.

Toda la importancia del CMOS está referida a la BIOS de la placa base, un apartado que cobra mucha importancia cuando queremos hacer overclock, cambiar el dispositivo de arranque o localizar y solucionar problemas que surjan en nuestra placa base.

El CMOS es una cosa y la BIOS otra, simplemente trabajan conjuntamente.

Cómo borrar el CMOS



Antes de nada, en el caso de borrar el CMOS, borraremos la configuración de nuestra BIOS, restableciéndose por completo. Puede que algunos os preguntéis ¿Por qué voy a querer restablecer mi BIOS? Una mala configuración es tu respuesta.

En ocasiones, nos metemos en la BIOS sin tener mucha idea, modificando valores cuya consecuencia es fatal. Otras, no tenemos por qué haber hecho nada en concreto, sino que el problema viene por una incompatibilidad de hardware. Al final, un buen «formateo» de BIOS es lo mejor que podemos hacer para restablecer el orden lógico.

Para ello, existen ciertos métodos que nos ayudan a conseguir borrar o restablecer el CMOS. Como nos vamos a ocupar de ello en otra ocasión, mencionaremos un poco los métodos:

  • Extrayendo la batería CMOS y volviendo a colocarla. No tiene más, simplemente es quitar la pila y volver a instalarla para resolver el problema.
  • Cortar el jumper Clear CMOS. Con el ordenador apagado, abrimos el PC y nos vamos a la placa base. Buscamos el jumper al lado del nombre CLEAR CMOS y retiramos el jumper para eliminar el CMOS. Verificamos en la BIOS que la configuración se haya restablecido y volvemos a poner el jumper.
  • Volver a valores predeterminados de fábrica. Encendemos el PC y nos vamos a la BIOS usando la combinación de teclas que diga el fabricante de la placa base (SUPR, F1, F2…). Una vez dentro, nos iremos al apartado de configuración y buscaremos la opción que ponga «restaurar valores predeterminados de fábrica» o algo similar. Lo hacemos y reiniciamos.

Esperamos que os haya quedado más claro lo que es un CMOS, cómo funciona y para qué sirve. Si no lo habéis entendido, expresad vuestras dudas más abajo y os contestaremos encantados.

Bibliografía

▷ Qué es CMOS y para qué sirve (Mejor explicación). (s. f.). Profesional Review. https://www.profesionalreview.com/2019/12/06/que-es-cmos-y-para-que-sirve/

Comentarios

Publicar un comentario

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Imagen
   JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y columnas en las que en
Leer más

Función "rising_edge" para VHDL

Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
Leer más

Señal del reloj en VHDL

En los sistemas digitales el reloj es el elemento que marca el sincronismo entre todos los elementos del circuito. Cada vez que hay un cambio, normalmente de 0 a 1, del reloj, los elementos de memoria, llamados biestables o flip-flops se cargan con los nuevos datos calculados durante el periodo transcurrido entre el cambio anterior y el actual. El tiempo que tarde la señal en llegar de su origen a su destino entre dos pulsaciones de este corazón eléctrico, lo denominamos el  camino crítico del circuito , y es la velocidad máxima a la que puede latir el reloj, ya que si fuera más rápido las señales no serían estables a las entradas de los flips-flops y el circuito comenzaría a dar resultados erróneos. library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity clk_div is generic (divider : integer range 0 to 1023); port ( clk_i : in std_logic; clk_o : out std_logic Bibliografía: vhdl_es. (2019, 5 de febrero).  Dividir el reloj en una FPGA - VHDL.es . VHDL.es.  https://v
Leer más