Dispositivos Lógico de Programación Compleja CPLD

 Diaz Sandoval Adrián

CPLD.

Los dispositivos lógicos programables son elementos circuitales que permiten a los ingenieros simular, diseñar y procesar la información proveniente del mundo actual de forma digital, la tecnológica avanza a una era de desarrollo y aplicación que permite el intercambio casi instantáneo de información entre usuarios.  Un CPLD, cuyas siglas significan "Complex Programmable Logic Device", al igual que un FPGA es un tipo de lógica-programable, pero cuyo funcionamiento deriva de las ROMS, los PLA y los PAL. por lo que su arquitectura y funcionamiento es totalmente distinto al de los FPGA.

Diferencias de un FPGA y CPLD.

  1. Los FPGA están mejor preparados para simular hardware que depende del tiempo, ciclos de reloj, mientras que un CPLD está más pensado para lo que con circuitos combinacionales y que por tanto no dependen de una secuencia de pasos por ciclo.
  2. En un CPLD el tiempo que tarda una función sintetizada en el mismo será siempre el mismo, en un FPGA no. De ahí a que se utilicen los CPLD para diseñar circuitería combinacional.
  3. Los FPGA están pensados como productos de muy alta gama y por tanto con un alto coste. Los CPLD al contrario.
  4. Los FPGA pueden funcionar a velocidades de reloj mucho más altas que un CPLD.
  5. Un FPGA necesita ser reprogramado cada vez que es encendido, ya que se desprograma al apagarse, un CPLD funciona como una ROM y no va a perder su configuración al apagarse el dispositivo. Esto significa que los FPGA se basan en memoria RAM en su arquitectura y los CPLD en memoria ROM.

Funcionamiento de un CPLD

Un CPLD no es más que una serie de PLA como función de entrada, pero sus puertas OR no generan una salida, sino que su salida es distribuida a través de una matriz que conecta con otra serie de funciones PLA, las cuales pueden dar un resultado de salida o retroalimentar en dirección contraría.

En un CPLD por tanto, todas las funciones lógicas posibles se encuentran codificadas en los diferentes PLA que se van combinando para conseguir así la función final que se quiere obtener. En general en diseño de nuevos procesadores los CPLD se utilizan tanto para simular la lógica combinacional como la función fija, mientras que los FPGA se utilizan para la lógica secuencial y elementos más complejos como son por ejemplo las ALUs. Las unidades de descodificación instrucciones de CPUs y GPU se suelen implementar primero en CPLD, dado que en el fondo no son más que circuitos combinacionales.



Bibliografía:

  • Floyd Thomas L. (2006). Fundamentos de sistemas digitales. Madrid: Prentice-Hall, 2006. 9a ed.
  • Josep Roca. (2021, 27 de mayo). CPLD                                                                                          URL: https://hardzone.es/reportajes/que-es/cpld/




      • Comentarios

      Publicar un comentario

      Entradas populares de este blog

      ARREGLO LOGICO GENERICO (GAL)

      Imagen
         JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y col...
      Leer más

      Función "rising_edge" para VHDL

      Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
      Leer más

      Señal del reloj en VHDL

      En los sistemas digitales el reloj es el elemento que marca el sincronismo entre todos los elementos del circuito. Cada vez que hay un cambio, normalmente de 0 a 1, del reloj, los elementos de memoria, llamados biestables o flip-flops se cargan con los nuevos datos calculados durante el periodo transcurrido entre el cambio anterior y el actual. El tiempo que tarde la señal en llegar de su origen a su destino entre dos pulsaciones de este corazón eléctrico, lo denominamos el  camino crítico del circuito , y es la velocidad máxima a la que puede latir el reloj, ya que si fuera más rápido las señales no serían estables a las entradas de los flips-flops y el circuito comenzaría a dar resultados erróneos. library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity clk_div is generic (divider : integer range 0 to 1023); port ( clk_i : in std_logic; clk_o : out std_logic Bibliografía: vhdl_es. (2019, 5 de febrero).  Dividir el reloj en una FPGA - VHDL.es . VHDL.es....
      Leer más