Mapas de Karnaugh

FERNANDO DANIEL GARCÍA MOTA


Un mapa de Karnaugh (también conocido como tabla de Karnaugh o diagrama de Veitch) es un diagrama utilizado para la simplificación de funciones algebraicas en forma canónica. A partir de la tabla de Karnaugh se puede obtener una forma canónica mínima (con el mínimo número de términos).

La tabla de Karnaugh consiste en una representación bidimensional de la función que se quiere simplificar. Si la función viene expresada como una tabla de verdad, entonces la tabla de Karnaugh puede verse como una forma alternativa de representación 2D. Puesto que la tabla de verdad de una función de n variables posee 2n filas, la tabla de Karnaugh correspondiente debe poseer también 2n celdas. La construcción de la tabla de Karnaugh pasa por codificar cada celda en código binario reflejado (o código Gray) de manera que celdas adyacentes tengan un código que difiere en un solo dígito.



En la práctica, no es necesario explicitar el código de cada celda; basta con expresar las cabeceras de las filas y columnas en código Gray (el código de la celda se construye combinando la fila y columna correspondiente).

En la siguiente figura puede verse un ejemplo de codificación Gray para el caso de funciones lógicas de 4 variables. Cada variable lógica (A, B, C, D en la figura) se corresponde con un bit del código Gray.

Las celdas se rellenan asignando el valor ‘1’ para el caso que exista el término canónico correspondiente en la función objeto de análisis, y el valor ‘0’ en caso contrario.

Una vez construida la tabla de Karnaugh se procede a la reducción del número de términos (si es posible) mediante la agrupación de celdas adyacentes

Ventajas del mapa de Karnaugh

  • El mapa-k nos permite convertir la tabla de verdad de una ecuación booleana en una forma SOP(Suma de productos) o POS(Productos de suma) minimizada.
  • Reglas básicas y sencillas para la simplificación.
  • La facilidad del método permite que sea más rápido y más eficiente que otras técnicas de simplificación en el Álgebra de Boole.

Reglas del mapa de Karnaugh

  1. Las agrupaciones o el término a considerar únicamente será del número “1”.

  2. Las agrupaciones únicamente se deben hacer en horizontal y vertical.

  3. Las agrupaciones a considerar deben contener 2n elementos. Es decir cada agrupación que contiene cada grupo tendrá 1, 2, 4,8,…, 2n cantidad de número de uno o unos.

  4. Para una mejor simplificación se debe considerar el grupo más grande posible.

  5. Se debe considerar todo número “1”.

  6. Es posible solapar grupos de “1”.

  7. La formación de grupos también se pueden producir con las celdas extremas de la tabla.
  8. Debemos considerar el menor número de agrupaciones o grupos posibles obedeciendo las reglas anteriores

Referencias:

  1. Mapa de Karnaugh | Introducción a la Automatización Industrial. Home | Bookdown. URL: https://bookdown.org/alberto_brunete/intro_automatica/mapa-de-karnaugh.html (fecha de acceso: 09.09.2021).
  2. LATAM M. Mapa de Karnaugh. Mecatrónica LATAM. URL: https://www.mecatronicalatam.com/es/tutoriales/teoria/algebra-booleana/mapa-de-karnaugh/ (date of access: 09.09.2021).

Comentarios

Publicar un comentario

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Imagen
   JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y col...
Leer más

Función "rising_edge" para VHDL

Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
Leer más

¿Qué es un microprocesador o MPU?

Imagen
Cuando hablamos de  microprocesador , debemos tener en cuenta la evolución del término. Inicialmente, el procesador estaba formado por elementos independientes interconectados entre sí mediante buses. Por ejemplo los registros, el oscilador que da la señal de clock, la ALU, todos eran componentes separados.  Según se fue desarrollando la tecnología y la escala de integración, estos  diferentes componentes se fueron fusionando dentro del mismo circuito . Así se pasó de tener un procesador formado por muchos circuitos integrados interconectados, a tener lo que denominamos  microprocesador , que incorporaba todos estos elementos en un único circuito integrado.  A día de hoy, el uso de los términos  microprocesador y procesador es prácticamente intercambiable , ya que la gran mayoría de las veces se hace uso de microprocesadores.  El procesador constituye el núcleo del computador , denominado también como  CPU  (Unidad Central de Procesa...
Leer más