Sentencias condicionales

 VHDL permite utilizar otro tipo de sentencias condicionales más parecidas a los lenguajes de programación usados. Todas estas sentencias como se explicará la sección 3.3 tiene que ir obligatoriamente dentro de un process. Las sentencias condicionales más comunes en VHDL son las siguientes: 

IF – THEN – ELSE 

process (lista de sensibilidad) 
begin 
    if condición then 
        -- asignaciones 
    elsif otra_condición then 
        -- asignaciones 
    else 
        -- asignaciones 
    end if;
end process;

--------------------------------------------- 
-- Ejemplo 
--------------------------------------------- 
process (control, A, B) 
begin
    if control = “00” then 
        resultado <= A + B; 
    elsif control = “11” then 
        resultado <= A – B;
    else 
        resultado <= A; 
    end if; 
end process; 
---------------------------------------------- 

La sentencia if-else permite cualquier tipo de combinación y encadenamiento, exactamente igual que ocurre en C o PASCAL o cualquier otro lenguaje de programación de alto nivel. 



CASE – WHEN 
process (lista de sensibilidad) 
begin 
    case 
        señal_condición is 
    when valor_condición_l => 
         -- asignaciones 
         … 
    when valor_condición_n => 
         -- asignaciones 
    when others => 
         -- asignaciones 
    end case; 
end process; 

--------------------------------------------- 
-- Ejemplo 
--------------------------------------------- 
process (control, A, B) 
begin 
    case control is when “00” => 
        resultado <= A+B; 
    when “11” => 
        resultado <= A-B; 
    when others => 
        resultado <= A; 
    end case; 
end process; 
----------------------------------------------

Dentro de las asignaciones pueden parecer también sentencias if-else. Es necesario que aparezca en la estructura when others, pero no es necesario que tenga asignaciones, se puede dejar en blanco. 



Igual que en los lenguajes software, existen distintos tipos de bucles: 

FOR – LOOP 
process (lista de sensibilidad) 
begin 
for loop_var in range loop 
-- asignaciones 
end loop; 
end process;


Para el for range puede ser 0 to N o N downto 0. 

--------------------------------------------- 
-- Ejemplo 
--------------------------------------------- 
process (A) 
begin 
for i in 0 to 7 loop 
    B(i+1) <= A(i); 
end loop; 
end process; --------------------------------------------- 



WHILE – LOOP 
process (lista de sensibilidad) 
begin 
while 
condición loop 
-- asignaciones 
end loop; 
end process; 

--------------------------------------------- 
-- Ejemplo 
--------------------------------------------- 
process (A) 
variable i: natural := 0; 
begin 
    while i < 7 loop 
        B(i+1) <= A(i); 
        i := i+1; 
    end loop; 
end process; 
--------------------------------------------- 


https://eprints.ucm.es/id/eprint/26200/1/intro_VHDL.pdf

Comentarios

Publicar un comentario

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Imagen
   JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y col...
Leer más

Función "rising_edge" para VHDL

Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
Leer más

Señal del reloj en VHDL

En los sistemas digitales el reloj es el elemento que marca el sincronismo entre todos los elementos del circuito. Cada vez que hay un cambio, normalmente de 0 a 1, del reloj, los elementos de memoria, llamados biestables o flip-flops se cargan con los nuevos datos calculados durante el periodo transcurrido entre el cambio anterior y el actual. El tiempo que tarde la señal en llegar de su origen a su destino entre dos pulsaciones de este corazón eléctrico, lo denominamos el  camino crítico del circuito , y es la velocidad máxima a la que puede latir el reloj, ya que si fuera más rápido las señales no serían estables a las entradas de los flips-flops y el circuito comenzaría a dar resultados erróneos. library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity clk_div is generic (divider : integer range 0 to 1023); port ( clk_i : in std_logic; clk_o : out std_logic Bibliografía: vhdl_es. (2019, 5 de febrero).  Dividir el reloj en una FPGA - VHDL.es . VHDL.es....
Leer más