Contador digital

 ¿Qué es?

Un contador digital es un circuito que realiza una cuenta ascendente o descendente entre un valor inicial y otro final.

Un contador es un circuito secuencial, es decir contiene elementos de memoria (FLIP-FLOPS) . Estos Flips-Flops almacenan el valor de la cuenta. Cada ciclo de reloj leemos el valor y lo incrementamos en uno, volviéndolo a guardar en el mismo registro.

Existen diferentes tipos de contadores y en cada aplicación debemos utilizar el que mas nos convenga.

Contador ascendente básico

El primer contador VHDL que veremos es un contador simple de 8 bits. Cuando se resetea pone el valor de la cuenta a 0 y cada ciclo de reloj la incrementa en uno. Al llegar al final de la cuenta, vuelve a cero y genera una señal de fin de cuenta.

El primer detalle es que la señal cuenta, que será donde se almacene el valor actual de la cuenta la declaramos como integer. Los integer en VHDL se utilizan para poder operar con ellos con facilidad. Con los std_logic_vector también se puede operar pero es mas lio. Si intentamos sumarle 1 nos dará un error. Para poder trabajar con los enteros utilizamos la librería numeric_std.

En el proceso, cada ciclo de reloj incrementamos en uno el valor de la cuenta y si hemos llegado al final volvemos a cero. La otra clave está en la asignación donde ponemos el valor de cuenta en la salida. Para ello tenemos que convertir el integer a un std_logic_vector. Eso lo haremos mediante la sentencia std_logic_vector. En esa linea usando la librería numeric, pasamos de entero a una representación de 8 bits sin signo y de ahi a std_logic_vector.

El resultado de la simulacion es el siguiente. El valor de la salida se incrementa de uno en uno (esta representado en hexadecimal) y al llegar a FF se activa la señal de fin de cuenta. Os recordamos que hemos usado edaplayground para la simulacion.



Contador ascendente con carga paralela

Otro ejemplo de contador es el contador con carga paralela. En este caso tenemos una señal de carga load y un valor que se cargará en el registro de cuenta cuando esa señal se active. Esto nos permite comenzar la cuenta en el valor que queramos.

Para ello añadiremos en el proceso una condición que mire si se ha activado la señal de carga y en ese caso mediante una nueva conversión de tipo almacenamos la entrada de datos en la señal de cuenta.

El resultado de la simulación es el que esperábamos, al llegar a FF se activa la señal de fin de cuenta conectada a la señal de carga y volvemos a empezar en C3Bibliografía: vhdl_es. (2019, 27 de noviembre). Contador VHDL - VHDL.es. VHDL.es. https://vhdl.es/contador-vhdl/




Comentarios

Publicar un comentario

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Imagen
   JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y col...
Leer más

Función "rising_edge" para VHDL

Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
Leer más

¿Qué es un microprocesador o MPU?

Imagen
Cuando hablamos de  microprocesador , debemos tener en cuenta la evolución del término. Inicialmente, el procesador estaba formado por elementos independientes interconectados entre sí mediante buses. Por ejemplo los registros, el oscilador que da la señal de clock, la ALU, todos eran componentes separados.  Según se fue desarrollando la tecnología y la escala de integración, estos  diferentes componentes se fueron fusionando dentro del mismo circuito . Así se pasó de tener un procesador formado por muchos circuitos integrados interconectados, a tener lo que denominamos  microprocesador , que incorporaba todos estos elementos en un único circuito integrado.  A día de hoy, el uso de los términos  microprocesador y procesador es prácticamente intercambiable , ya que la gran mayoría de las veces se hace uso de microprocesadores.  El procesador constituye el núcleo del computador , denominado también como  CPU  (Unidad Central de Procesa...
Leer más