DSP

DSP (Digital Signal Proccessor o Procesadores digitales de Señal)

Es un microprocesador específico para el tratamiento de señales, esta especialización se necesita a la hora de procesar señales de cualquier tipo en tiempo real. La mayoría de los sistemas de audio, video y transmisión de datos digitales usados en la actualidad, requieren algoritmos de una elevada complejidad matemática.

Ventajas:

• Pueden resolverse, en forma económica, problemas que en el campo analógico serían muy complicados. 
• Insensibilidad al entorno. 
• Insensibilidad a la tolerancia de los componentes. 
• Predictibilidad y comportamiento repetitivo (consecuencia de las dos anteriores). 
• Reprogramabilidad. 
• Tamaño constante

La diferencia principal entre un DSP y un microprocesador convencional es que el DSP es muy rápido para un tipo de operaciones concretas, ya que tiene instrucciones especiales para ellas, y las puede realizar de forma paralela, su velocidad de procesamiento es mas baja que un procesador convencional pero para las operaciones que debe realizar es suficiente.


Las funciones principales de un DSP son la siguiente: 
• La entrada es una señal analógica, ya sea audio, video, cualquier señal recibida por cable, o por otro medio. 
• El DSP convierte la señal analógica a digital para su posterior procesado 
• Procesado matemático de la representación de la señal. 
• Se vuelve a convertir la señal obtenida de digital a analógica. 
• Se da a la salida una señal analógica. De esta forma se obtiene un procesamiento en tiempo real de la representación matemática de la señal.


Paralelismo

Existen dos principales opciones para conseguir este lanzamiento múltiple de instrucciones en los DSPs: 
• Very Long Instruction Word (VLIW)
• Arquitecturas superscalares. 

Ambos tienen unidades múltiples de la ejecución configuradas para funcionar en paralelo y usan sistemas de instrucciones RISC.


Principales aplicaciones

Clases de aplicaciones 

• Embedded de bajo costo (celulares, control de motores HD) 
• Aplicaciones de alta performance (algoritmos demandantes) 
• PC Multimedia

Problemas típicos 

• Demanda de procesamiento en tiempo real con altas frecuencias de muestreo. 
• Muestreo y generación de señales analógicas. 
• Aplicaciones de bajo consumo y pobres niveles de señal. 
• Compresión de datos en tiempo real.


La operación típica de los algoritmos mas frecuentemente utilizados en Procesamiento Digital de Señales es la suma de productos. Los Procesadores Digitales de Señal están optimizados para realizar estas operaciones en la forma mas eficiente. Esto tiene implicancias directas en la arquitectura física del procesador, y en el modelo de programación asociado.


Bibliografia:

https://www.electronicasi.com/wp-content/uploads/2013/04/dspElectronica-avanzada.pdf

https://www.um.es/documents/4874468/19345367/ssee-da-t04-01.pdf/20ed49bb-90d7-4d1b-a5d5-bc5cadc34fef

http://electro.fisica.unlp.edu.ar/arq/transparencias/ARQII_06-DSP-2012.pdf



Comentarios

Publicar un comentario

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Imagen
   JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y columnas en las que en
Leer más

Función "rising_edge" para VHDL

Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
Leer más

Señal del reloj en VHDL

En los sistemas digitales el reloj es el elemento que marca el sincronismo entre todos los elementos del circuito. Cada vez que hay un cambio, normalmente de 0 a 1, del reloj, los elementos de memoria, llamados biestables o flip-flops se cargan con los nuevos datos calculados durante el periodo transcurrido entre el cambio anterior y el actual. El tiempo que tarde la señal en llegar de su origen a su destino entre dos pulsaciones de este corazón eléctrico, lo denominamos el  camino crítico del circuito , y es la velocidad máxima a la que puede latir el reloj, ya que si fuera más rápido las señales no serían estables a las entradas de los flips-flops y el circuito comenzaría a dar resultados erróneos. library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity clk_div is generic (divider : integer range 0 to 1023); port ( clk_i : in std_logic; clk_o : out std_logic Bibliografía: vhdl_es. (2019, 5 de febrero).  Dividir el reloj en una FPGA - VHDL.es . VHDL.es.  https://v
Leer más