¿Qué es una FPGA?

Las FPGAs son uno de los últimos escalones en la evolución del hardware reconfigurable. Diseñar y probar componentes hardware era un proceso muy lento y muy costoso. No había muchas formas de probar que tu diseño funcionara hasta que no lo imprimías en una placa, y el proceso de impresión es lento y caro, sobre todo para ir probando cambios en el diseño. 

Las FPGAs llegaron para cambiar esto. En esencia son muchos componentes hardware interconectados entre sí (desde puertas lógicas hasta elementos un poco más complejos), pero de manera que las interconexiones son configurables y las eliges tú. Esto te permite escoger los componentes que tú quieras y conectarlos a tu gusto, sin necesidad de imprimir en hardware. Simplemente haces el diseño en un lenguaje concreto (llamado lenguaje de descripción hardware, HDL por sus siglas en inglés), y una herramienta proporcionada por el fabricante de la FPGA convertirá ese lenguaje en conexiones abiertas o cerradas en los miles de componentes internos de la FPGA. El resultado es que dentro de la FPGA se encontrará tu circuito hardware tal cual, y producirá la misma función que produciría si lo hubieras impreso en una placa.  

Esto facilitó en muchos aspectos el proceso de diseño y construcción, porque permitía probar de manera rápida y barata cada cambio en el diseño. Originalmente, las FPGAs se utilizaban para prototipado y diseño, no como producto final (no se utiliza la FPGA en producción), pero a día de hoy sí existen soluciones que incorporan FPGAs en el producto final (FPGAs por ejemplo que emulan el comportamiento de cierto procesador). En la imagen vemos una placa de desarrollo para una FPGA de Digilent. La FPGA propiamente dicha es el pequeño cuadradito negro arriba de las letras que leen “Basys-3” (Basys-3 es el nombre de la placa). El resto de componentes de la placa sirven para poder probar diferentes funcionalidades y añadirle entrada/salida, entre otras cosas.


Figura 1. FPGA


Referencia
Sistema embebido y sus características | Conceptos fundamentales. (s. f.). Tribalyte Technologies. https://tech.tribalyte.eu/blog-sistema-embebido-caracteristicas


Comentarios

Publicar un comentario

Entradas populares de este blog

ARREGLO LOGICO GENERICO (GAL)

Imagen
   JAVIER MICHEL FLORES COYOTL   GAL  GAL (Generic Array Logic), en español Arreglo Lógico Genérico, son un tipo de circuito integrado, de marca registrada por Lattice Semiconductor, que ha sido diseñados con el propósito de sustituir a la mayoría de las PAL, manteniendo la compatibilidad de sus terminales. Utiliza una matriz de memoria EEPROM en lugar por lo que se puede programar varias veces. Un GAL en su forma básica es un PLD con una matriz AND reprogramable, una matriz OR fija y una lógica de salida programable mediante una macrocelda. Esta estructura permite implementar cualquier función lógica como suma de productos con un número de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y columnas en las que en
Leer más

Función "rising_edge" para VHDL

Esta instrucción detecta el flanco ascendente de una  señal  std_ulogic   o  std_logic .  Devolverá verdadero cuando la señal cambie de un valor bajo (  '0' o  'L' ) a un valor alto (  '1' o  'H' ). Ejemplo En este ejemplo, el simulador ejecuta el cuerpo del  if  exactamente una vez por ciclo de reloj, en el flanco ascendente de la señal de reloj. signal clock : std_logic; ... sync_stuff: process (clock) begin if rising_edge(clock) then ... end if; end process; En pocas palabras, cuando detecta un 1 nos devolvera un 1 y si no detecta nada no nos devolvera ningun valor. Referencia The rising_edge function . (s. f.). Computing Science - Simon Fraser University.  https://www2.cs.sfu.ca/~ggbaker/reference/std_logic/1164/rising_edge.html
Leer más

Señal del reloj en VHDL

En los sistemas digitales el reloj es el elemento que marca el sincronismo entre todos los elementos del circuito. Cada vez que hay un cambio, normalmente de 0 a 1, del reloj, los elementos de memoria, llamados biestables o flip-flops se cargan con los nuevos datos calculados durante el periodo transcurrido entre el cambio anterior y el actual. El tiempo que tarde la señal en llegar de su origen a su destino entre dos pulsaciones de este corazón eléctrico, lo denominamos el  camino crítico del circuito , y es la velocidad máxima a la que puede latir el reloj, ya que si fuera más rápido las señales no serían estables a las entradas de los flips-flops y el circuito comenzaría a dar resultados erróneos. library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity clk_div is generic (divider : integer range 0 to 1023); port ( clk_i : in std_logic; clk_o : out std_logic Bibliografía: vhdl_es. (2019, 5 de febrero).  Dividir el reloj en una FPGA - VHDL.es . VHDL.es.  https://v
Leer más